

I.T.C.S. "ERASMO DA ROTTERDAM"

Liceo Artistico indirizzo Grafica - Liceo delle Scienze Umane opz. Economico sociale  
 ITI Informatica e telecomunicazioni - ITI Costruzioni, ambiente e territorio  
 Via Varalli, 24 - 20021 BOLLATE (MI) Tel. 023506460/75 – Fax 0233300549  
 MITD450009 – C.F. 97068290150



CERTIQUALITY  
 È MEMBRO DELLA  
 FEDERAZIONE CISQ



UNIONE EUROPEA

FONDI STRUTTURALI EUROPEI **pon** 2014-2020



MIUR

Ministero dell'Istruzione, dell'Università e della Ricerca  
 Dipartimento per la Programmazione  
 Direzione Generale per interventi in materia di edilizia scolastica, per la gestione dei fondi strutturali per l'istruzione e per l'innovazione digitale  
 Ufficio IV

PER LA SCUOLA - COMPETENZE E AMBIENTI PER L'APPRENDIMENTO (FSE-FESR)

PROGRAMMA CONSUNTIVO	Codice Mod. <b>RQ 23.2</b> Pag. 1 / 2
----------------------	---------------------------------------

<b>A.S.</b>	2019/2020		
<b>DOCENTE</b>	PETRUZZIELLO RAFFAELE, BILARDO FILIPPO		
<b>DISCIPLINA</b>	TECNOLOGIE E PROGETTAZIONE DI SISTEMI INFORMATICI E DI TELECOMUNICAZIONI		
<b>CLASSE</b>	3L	<b>INDIRIZZO</b>	INFORMATICA E TELECOMUNICAZIONI

	TITOLO DEL MODULO	Contenuti Svolti
1	RETI LOGICHE COMBINATORIE	CODIFICA DEI NUMERI COL SEGNO: MODULO E SEGNO E COMPLEMENTO A 2 CODIFICA DEI NUMERI CON LA VIRGOLA: MOBILE E FISSA FUNZIONI E PORTE LOGICHE: AND, OR, NOT, NAND, NOR, XOR E XNOR PROPRIETÀ E TEOREMI DELL'ALGEBRA DI BOOLE FORME CANONICHE DI UN'ESPRESSIONE LOGICA MINIMIZZAZIONE DI UNA FUNZIONE LOGICA MAPPE DI KARNAUGH ANALISI E SINTESI DI UN CIRCUITO COMBINATORIO MULTIPLEXER E DEMULTIPLEXER ENCODER E DECODER DISPLAY 7-SEGMENTI
2	VHDL	INTRODUZIONE AL LINGUAGGIO VHDL ENTITÀ E ARCHITETTURA IL TIPO BIT, BIT_VECTOR, STD_LOGIC E STD_LOGIC_VECTOR MODELLI DESCRITTIVI "DATA FLOW", "STRUCTURAL" DESCRIZIONE DELLE PORTE LOGICHE FONDAMENTALI IN VHDL HALF-ADDER E FULL-ADDER SOMMATORE BINARIO ASSEGNAMENTO CONDIZIONALE
3	*RETI LOGICHE SEQUENZIALI	DIFFERENZA TRA CIRCUITO COMBINATORIO E SEQUENZIALE CIRCUITI SEQUENZIALI ASINCRONI E SINCRONI SEGNALE DI CLOCK, PERIODO E FREQUENZA LATCH SR FF JK, FF D E FF T DIAGRAMMI TEMPORALI DI LATCH E FLIP-FLOP REGISTRI PIPO, SIPO, PISO, SISO CONTATORI ASINCRONI E CONTATORI SINCRONI MODULO DI UN CONTATORE CONTATORI IN CASCATA
4	*CIRCUITI SEQUENZIALI IN VHDL	PROCESSO IN VHDL STATEMENT IF-THEN-ELSE DESCRIZIONE IN VHDL DI UN LATCH SR DESCRIZIONE IN VHDL DEI FF JK, FF D E FF T DESCRIZIONE IN VHDL DI CONTATORI SINCRONI



<b>5</b>	<b>LABORATORIO</b>	RIVELATORE DI NUMERI PRIMI SU BREADBOARD AMBIENTE VIVADO DESCRIZIONE, SIMULAZIONE E SINTESI DI UN RILEVATORE DI NUMERI PRIMI IN VHDL SOMMATORE BINARIO A 8 BIT UNITÀ ARITMETICA (SOMMA, SOTTRAZIONE E COMPARAZIONE) DECODER BDC-7SEGMENTI *SIMULAZIONE DI CONTATORI ASINCRONI MOD 16, 10 CON TINKERCAD *SIMULAZIONE DI CONTATORI ASINCRONI CON EDAPLAYGROUND.COM
----------	--------------------	---

**\* MODULI/ARGOMENTI SVOLTI CON DIDATTICA A DISTANZA**

### **STRUMENTI/SUSSIDI DIDATTICI**

SLIDE, PC, EDAPLAYGROUND.COM, TINKERCAD.COM

<b>VERIFICHE E VALUTAZIONI</b>	<b>ATTIVITÀ DI RECUPERO</b>	<b>NOTE</b>
<b>SCRITTE , ORALI E PRATICHE</b>	IN ITINERE	Per la valutazione con la Didattica a Distanza si è tenuto conto anche della presenza attiva e partecipata e del rispetto delle consegne

DATA 03/06/2020

I DOCENTI

PETRUZZIELLO RAFFAELE  
BILARDO FILIPPO

GLI STUDENTI

---

---